

Gerarchie di memoria Cache

Esercitazione

Architettura degli elaboratori

Premessa

In una cache a mappaggio diretto con #blk blocchi **da una word e indirizzo alla word**, sono mappati nel blocco con indice x tutte le locazioni di memoria RAM con indirizzo indir.RAM tale per cui

indir.RAM

x è il Resto di ----- cioè $x = \text{indir.RAM} \% \text{\#blk cache}$ (% operazione di modulo)

#blk cache

e.g. se la cache ha 8 blocchi, gli indirizzi RAM 2, 10, 18, 26 sono mappati nel blocco con indice 2 della cache

In binario, sono mappati nel blocco con indice 2 tutti gli indirizzi i cui ultimi 3 bit ($\log_2 \text{\#blk}$) sono la codifica binaria di 2 ovvero 010 → 00010, 01010, 10010, 11010

In una cache a mappaggio diretto con blocchi **da 2 o più word (o con indirizzi non alla word ma al byte come in MIPS)**, i bit che indicano l'indice non sono gli ultimi ma sono seguiti dai bit di offset che permettono di referenziare la **word** (e il **byte**) specifico

e.g. 011101010111010101 **1101010111** **0101** indirizzo al byte con cache con 2¹⁰ blocchi da 4 word

Tag

index offset

Esercizio 1

In una cache direct-mapped con 32 blocchi (da 1 word), quali indirizzi di parole di memoria sono mappati nel blocco 13_{10} ?

Esercizio 1 – soluzione

- Poiché la cache è composta da 32 blocchi (da una word), considerando la rappresentazione binaria dell'indirizzo di parole di memoria, sono mappati nel blocco 13_{10} della cache, tutti gli indirizzi di memoria la cui rappresentazione binaria ha gli ultimi $\log_2(32) = 5$ bit uguali a 01101 (codifica binaria di 13_{10} su 5 bit)
- In decimale, tutti gli indirizzi tali per cui $\text{indirizzo} \% 32 = 13$

Esercizio 2

L'indirizzo della parola di memoria 301_{10} fa parte degli indirizzi mappati nel blocco 13_{10} di una cache direct-mapped di 32 blocchi (da 1 word) e di una cache direct-mapped di 64 blocchi (di 1 word)?

Esercizio 2 – soluzione

Poichè $301 = 256 + 0 + 0 + 32 + 0 + 8 + 4 + 0 + 1$
la rappresentazione binaria di 301_{10} è $(100101101)_2$

Tale indirizzo fa quindi parte degli indirizzi mappati nel blocco 13_{10} in una cache direct-mapped a 32 blocchi (avendo gli ultimi 5 bit uguali a 01101)

NON fa invece parte degli indirizzi mappati nel blocco 13_{10} in una cache direct-mapped a 64 blocchi (non avendo gli ultimi 6 bit uguali a 001101)

Infatti $301 \% 32 = 13$ mentre $301 \% 64 = 45$

Esercizio 3

Consideriamo una cache direct-mapped a 8 blocchi da 1 word, inizialmente vuota. Data la sequenza di accessi alle word con indirizzo 22, 26, 22, 26, 16, 3, 16, 18, 16

- Qual è la sequenza di hit/miss?
- Come cambia il contenuto della cache ad ogni miss?
- $8 = 2^3$ e blocchi da una word
 - 3 bit meno significativi dell'indirizzo, indicano l'indice del blocco (INDEX)
 - restanti bit dell'indirizzo, corrispondono al TAG (etichetta) del blocco

Esercizio 3 – soluzione (1/9)

22, 26, 22, 26, 16, 3, 16, 18, 16

Riferimento a word con indirizzo 22 (10110) → blocco con indice 110 (bit di validità N) → miss

Index	V	Tag	Data
000	N		
001	N		
010	N		
011	N		
100	N		
101	N		
110	N		
111	N		

a. The initial state of the cache after power-on

miss blocco 110



Index	V	Tag	Data
000	N		
001	N		
010	N		
011	N		
100	N		
101	N		
110	Y	10 _{two}	Memory (10110 _{two})
111	N		

b. After handling a miss of address (10110_{two})

Esercizio 3 – soluzione (2/9)

22, 26, 22, 26, 16, 3, 16, 18, 16

Riferimento a word con indirizzo 26 (11010) → blocco con indice 010 (bit di validità N) → miss

Index	V	Tag	Data
000	N		
001	N		
010	N		
011	N		
100	N		
101	N		
110	Y	10 _{two}	Memory (10110 _{two})
111	N		

b. After handling a miss of address (10110_{two})

miss blocco 010



Index	V	Tag	Data
000	N		
001	N		
010	Y	11 _{two}	Memory (11010 _{two})
011	N		
100	N		
101	N		
110	Y	10 _{two}	Memory (10110 _{two})
111	N		

c. After handling a miss of address (11010_{two})

Esercizio 3 – soluzione (3/9)

22, 26, 22, 26, 16, 3, 16, 18, 16

Riferimento a word con indirizzo 22 (10110) → blocco con indice 110 (TAG= 10) → hit

Index	V	Tag	Data
000	N		
001	N		
010	Y	11 _{two}	Memory (11010 _{two})
011	N		
100	N		
101	N		
110	Y	10 _{two}	Memory (10110 _{two})
111	N		

c. After handling a miss of address (11010_{two})

Esercizio 3 – soluzione (4/9)

22, 26, 22, 26, 16, 3, 16, 18, 16

Riferimento a word con indirizzo 26 (11010) → blocco con indice 010 (TAG=11) → hit

Index	V	Tag	Data
000	N		
001	N		
010	Y	11_{two}	Memory (11010_{two})
011	N		
100	N		
101	N		
110	Y	10_{two}	Memory (10110_{two})
111	N		

c. After handling a miss of address (11010_{two})

Esercizio 3 – soluzione (5/9)

22, 26, 22, 26, 16, 3, 16, 18, 16

Riferimento a word con indirizzo 16 (10000_{two}) → blocco con indice 000 (bit di validità N) → miss

Index	V	Tag	Data
000	N		
001	N		
010	Y	11_{two}	Memory (11010_{two})
011	N		
100	N		
101	N		
110	Y	10_{two}	Memory (10110_{two})
111	N		

c. After handling a miss of address (11010_{two})



Index	V	Tag	Data
000	Y	10_{two}	Memory (10000_{two})
001	N		
010	Y	11_{two}	Memory (11010_{two})
011	N		
100	N		
101	N		
110	Y	10_{two}	Memory (10110_{two})
111	N		

d. After handling a miss of address (10000_{two})

Esercizio 3 – soluzione (6/9)

22, 26, 22, 26, 16, 3, 16, 18, 16

Riferimento a word con indirizzo 3 (00011) → blocco con indice 011 (bit di validità N) → miss

Index	V	Tag	Data
000	Y	10 _{two}	Memory (10000 _{two})
001	N		
010	Y	11 _{two}	Memory (11010 _{two})
011	N		
100	N		
101	N		
110	Y	10 _{two}	Memory (10110 _{two})
111	N		

d. After handling a miss of address (10000_{two})



Index	V	Tag	Data
000	Y	10 _{two}	Memory (10000 _{two})
001	N		
010	Y	11 _{two}	Memory (11010 _{two})
011	Y	00 _{two}	Memory (00011 _{two})
100	N		
101	N		
110	Y	10 _{two}	Memory (10110 _{two})
111	N		

e. After handling a miss of address (00011_{two})

Esercizio 3 – soluzione (7/9)

22, 26, 22, 26, 16, 3, 16, 18, 16

Riferimento a word con indirizzo 16 (10000) → blocco con indice 000 (TAG=10) → hit

Index	V	Tag	Data
000	Y	10 _{two}	Memory (10000 _{two})
001	N		
010	Y	11 _{two}	Memory (11010 _{two})
011	Y	00 _{two}	Memory (00011 _{two})
100	N		
101	N		
110	Y	10 _{two}	Memory (10110 _{two})
111	N		

e. After handling a miss of address (00011_{two})

Esercizio 3 – soluzione (8/9)

22, 26, 22, 26, 16, 3, 16, 18, 16

Riferimento a word con indirizzo 18 (10010) $\rightarrow$ blocco con indice 010 (TAG=10) $\rightarrow$ miss

Index	V	Tag	Data
000	Y	10_{two}	Memory (10000_{two})
001	N		
010	Y	11_{two}	Memory (11010_{two})
011	Y	00_{two}	Memory (00011_{two})
100	N		
101	N		
110	Y	10_{two}	Memory (10110_{two})
111	N		

e. After handling a miss of address (00011_{two})



Index	V	Tag	Data
000	Y	10_{two}	Memory (10000_{two})
001	N		
010	Y	10_{two}	Memory (10010_{two})
011	Y	00_{two}	Memory (00011_{two})
100	N		
101	N		
110	Y	10_{two}	Memory (10110_{two})
111	N		

f. After handling a miss of address (10010_{two})

Esercizio 3 – soluzione (9/9)

22, 26, 22, 26, 16, 3, 16, 18, 16

Riferimento a word con indirizzo 16 (10000) $\rightarrow$ blocco con indice 000 (TAG=10) $\rightarrow$ hit

Index	V	Tag	Data
000	Y	10_{two}	Memory (10000_{two})
001	N		
010	Y	10_{two}	Memory (10010_{two})
011	Y	00_{two}	Memory (00011_{two})
100	N		
101	N		
110	Y	10_{two}	Memory (10110_{two})
111	N		

f. After handling a miss of address (10010_{two})

Esercizio 4

In una cache direct-mapped con 16 blocchi in cui ogni blocco contiene **due word**, qual è il valore del TAG (etichetta) per la parola di memoria con indirizzo 301_{10} ?

Esercizio 4 – soluzione

- TAG = parte alta dell'indirizzo (sequenza di bit non usati per indice e offset)
- In questo caso ogni blocco di cache contiene 2 word e l'indirizzo è alla word, quindi per l'offset è usato 1 bit (il meno significativo)
- Avendo la cache 16 blocchi, per l'indice sono utilizzati $\log_2 16 = 4$ bit
- Quindi per l'indirizzo

$$301 = 256 + 0 + 0 + 32 + 0 + 8 + 4 + 0 + 1 = (1001\ 0110\ 1)_2$$

il valore del TAG è 1001, l'indice è 0110 e l'offset è 1

Esercizio 5

- Sia data una cache direct-mapped con **blocchi di 4 parole** e una dimensione totale di 32 parole
- Assumendo **indirizzi di parola** a 16 bit, determinare il numero di bit riservati all'etichetta, all'indice di blocco e alla parola

Esercizio 5 – Soluzione

Cache

0	blocco di 4 parole
1	
2	
3	
4	
5	
6	
7	

Memoria

0	blocco di 4 parole
1	
2	
3	
4	
5	
6	
7	
8	
9	
10	
11	
12	
13	
14	
15	
...	

Se la cache
contiene 32 parole
in totale e ha
blocchi da 4 word,
il numero dei
blocchi è 8

dei 16 bit dell'indirizzo, 3 ($\log_2 8$) sono usati per individuare l'indice
(numero del blocco di cache) e 2 per individuare la parola (tra le 4
appartenenti al blocco) → il TAG è di 11 bit

	Etichetta	Blocco	Parola
Indirizzo	11	3	2

Esercizio 6

Sia data una cache direct-mapped con **blocchi di 4 parole** e una dimensione totale di **32 parole** e la seguente sequenza di **indirizzi di parola** a cui si intende accedere:

1, 4, 8, 5, 33, 66, 32, 56, 9, 11, 4, 43, 88, 6, 32

Determinare il numero di miss e hit alla cache, assumendo che la cache sia inizialmente vuota

Esercizio 6 – Soluzione (1/3)

- Gli indirizzi a cui dobbiamo accedere sono espressi come indirizzi di parola
- Poiché abbiamo nella cache blocchi di 4 parole, trasformiamo gli indirizzi di parola in indirizzi di blocco dividendo per la dimensione del blocco

$$\text{indirizzo di blocco} = \left\lfloor \frac{\text{indirizzo di parola}}{\text{ampiezza di un blocco}} \right\rfloor = \left\lfloor \frac{\text{indirizzo di parola}}{4} \right\rfloor$$

- Quindi, la sequenza di indirizzi di blocco a cui si vuole accedere è:

	indirizzo di parola	1, 4, 8, 5, 33, 66, 32, 56, 9, 11, 4, 43, 88, 6, 32
		↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓
<i>parte intera del risultato della divisione per 4</i>	indirizzo di blocco	0, 1, 2, 1, 8, 16, 8, 14, 2, 2, 1, 10, 22, 1, 8

Esercizio 6 – Soluzione (2/3)



Indirizzi di blocco 0, 1, 2, 1, 8, 16, 8, 14, 2, 2, 1, 10, 22, 1, 8

Blocco della cache 0, 1, 2, 1, 0, 0, 0, 6, 2, 2, 1, 2, 6, 1, 0

blocco della cache = (numero blocco memoria) modulo (numero blocchi in cache)

Blocco	1	2	3	4	5	6	7	8
0	mem[0]	mem[0]	mem[0]	mem[0]	mem[8]	mem[16]	mem[8]	mem[8]
1		mem[1]	mem[1]	mem[1]	mem[1]	mem[1]	mem[1]	mem[1]
2			mem[2]	mem[2]	mem[2]	mem[2]	mem[2]	mem[2]
3								
4								
5								
6								mem[14]
7								

miss

miss

miss

hit

miss

miss

miss

miss

Esercizio 6 – Soluzione (3/3)

Indirizzi di blocco 0, 1, 2, 1, 8, 16, 8, 14, 2, 2, 1, 10, 22, 1, 8

blocco della cache = (numero blocco memoria) modulo (numero blocchi in cache)

Blocco	9	10	11	12	13	14	15
0	mem[8]	mem[8]	mem[8]	mem[8]	mem[8]	mem[8]	mem[8]
1	mem[1]	mem[1]	mem[1]	mem[1]	mem[1]	mem[1]	mem[1]
2	mem[2]	mem[2]	mem[2]	mem[10]	mem[10]	mem[10]	mem[2]
3							
4							
5							
6	mem[14]	mem[14]	mem[14]	mem[14]	mem[22]	mem[22]	mem[22]
7							
	hit	hit	hit	miss	miss	hit	hit

Risultato totale degli accessi alla cache = 9 miss e 6 hit

Esercizio 7

Data una cache a mappaggio diretto con 4 blocchi da 2 word. Se la cache è inizialmente vuota e si esegue 10 volte un ciclo che accede alle word che si trovano agli indirizzi 0, 1, 2, 3, 4, quanti miss ci saranno ?

Esercizio 7 – soluzione

- Possiamo fare la seguente considerazione:
 - al primo accesso si avrà un primo **miss** e le word che si trovano agli indirizzi 0 e 1 saranno caricate nel primo blocco della cache (quello con indice 0)
 - seguirà un **hit**
 - seguirà un secondo **miss** e le word agli indirizzi di memoria 2 e 3 saranno caricate nel blocco con indice 1
 - seguirà un **hit**
 - seguirà un terzo **miss** e la word all'indirizzo di memoria 4 sarà caricata nel blocco con indice 2
 - dopodichè, ripetendo il ciclo, ci saranno solo **hit**
- In totale si avranno quindi 3 miss

Esercizio 7 – soluzione alternativa

- In alternativa possiamo procedere come nell'esercizio 6, ricavando dagli indirizzi di parola gli indirizzi di double word (dividendo per 2 e prendendo la parte intera)
- Ricaviamo : 0123401234..... → 00112 00112.....
- Avremo solo MISS di primo load, ovvero MHMHHHHH.....

Esercizio 8

Considerando un sistema MIPS¹ e una cache direct-mapped con dimensione di ogni blocco di **4 parole** e dimensione di **64 KiB**², qual è il numero di bit per i TAG?

¹ N.B. indirizzi di memoria a 32 bit e indirizzi al byte

² 1 Kbyte = 1000 byte mentre 1 KiB = 1024 byte = 2^{10} byte

Esercizio 8 – Soluzione

- Ricaviamo il numero dei blocchi dividendo la dimensione totale della cache (in byte) per il numero di byte contenuti in ogni blocco


$$64 \text{ KiByte} / 4 * 4 \text{ byte} = 2^6 * 2^{10} / 2^2 * 2^2 = 2^{12} \text{ blocchi}$$

→ 12 bit per indice

- 4 bit per l'offset: usati per individuare uno dei 4 byte all'interno di una delle 4 parole

- blocchi da 4 parole → 2 bit per individuare la parola
- indirizzo al byte → 2 bit per individuare il byte all'interno della parola

→ indirizzi da 32 bit di cui 16 bit per etichetta (TAG)



Esercizio 9

Quanti bit sono necessari, in un sistema MIPS¹, per una cache a mappaggio diretto con 16 KiB² di dati e blocchi da 4 word?

¹ indirizzamento al byte con indirizzi da 32 bit

² 1 Kbyte = 1000 byte mentre 1 KiB = 1024 byte = 2^{10} byte

Esercizio 9 – soluzione

Ogni blocco contiene 4 word (4*4 byte) di dati, quindi la cache è composta da
 $16 \text{ KiB} / (4 * 4 \text{ byte}) = 2^{10}$ blocchi

→ 10 bit dei 32 bit dell'indirizzo sono usati per l'indice

Inoltre, abbiamo un offset da 4 bit (2 bit per individuare la singola word tra le 4 di ogni blocco e 2 bit per individuare il singolo byte tra i 4 della parola)

→ Numero di bit per TAG = $32 - (10 + \log_2 \# \text{word} + \log_2 \# \text{byte}) = 18$

Quindi per la cache (in bit) sono necessari in totale

$$\begin{aligned} & 16 \text{ KiB} + 2^{10} * (18 \text{ bit per TAG} + 1 \text{ bit di validità}) = \\ & = 2^{10} * (4 * 32 \text{ bit di dati} + 18 \text{ bit per TAG} + 1 \text{ bit di validità}) = \\ & = 2^{10} * (128 + 18 + 1) \text{ bit} \\ & = 147 \text{ Kibit} \quad (\text{circa } 18 \text{ KiByte}) \end{aligned}$$

Esercizio 10

Data una macchina che richiede 5 cicli per accessi solo in cache (hit), 15 cicli di miss penalty e hit probability 0,75, qual è il numero medio di cicli per accesso alla memoria ?

Esercizio 10 – soluzione

Data una macchina che richiede 5 cicli per accessi solo in cache (hit), 15 cicli di miss penalty e hit probability 0,75, qual è il numero medio di cicli per accesso alla memoria ?

5 cicli per istruzione quando non ci sono miss

hit prob = 0,75

miss prob = 0,25

miss penalty = 15 cicli

Num medio di cicli per accesso in memoria:

$$0,75 * 5 + 0,25 * 15 = 3,75 + 3,75 = 7,5$$

Esercizio 11

Data una macchina con frequenza di clock di 600 MHz, 2 CPI per accessi solo in cache, 22 cicli di miss penalty e hit probability 0,95, qual è velocità media in istruzioni/sec?

Esercizio 11 – soluzione

- 600 MHz di frequenza di clock
- CPI = 2 cicli/istr quando non ci sono miss (prob. del 95%)
- prob di miss al 5% (0,05) e 22 cicli di miss penalty

Velocità media (istr/sec) sarà pari alla frequenza di clock (cicli/sec) divisa per il numero medio dei cicli eseguiti per ogni istruzione, ovvero:

$$\begin{aligned} 600 \text{ MHz} / (0,95 * 2 + 0,05 * 22) &= 600 \text{ milioni} / (1,9 + 1,1) \text{ istr/sec} \\ &= 200 \text{ milioni istr/sec} \end{aligned}$$

Esercizio 12

- Si considerino due cache, C1 e C2, costituite entrambe da **4 blocchi di due word**. La **cache C1 è direct-mapped**, la cache **C2 è fully-associative con politica di rimpiazzamento LRU**
- Determinare, nei due casi, il numero di miss per la seguente sequenza di operazioni di lettura agli indirizzi:
508, 1016, 510, 24, 540, 1050, 1020, 24, 538
- Gli **indirizzi sono al byte**, espressi in **decimale**
- Si assuma che all'inizio le cache siano vuote

Esercizio 12 – soluzione (C1 direct-mapped)

Essendo i blocchi da 2 word e gli indirizzi al byte, dividiamo tutti gli indirizzi per 8 (e consideriamo la parte intera del risultato), dopodichè calcoliamo il blocco in cui è mappato l'indirizzo richiesto attraverso l'operazione di modulo 4 (numero dei blocchi di cache)

- $508/8 = 63$ $63\%4 = 3 \rightarrow \text{miss}$
- $1016/8 = 127$ $127\%4 = 3 \rightarrow \text{miss}$
- $510/8 = 63$ $63\%4 = 3 \rightarrow \text{miss}$
- $24/8 = 3$ $3\%4 = 3 \rightarrow \text{miss}$
- $540/8 = 67$ $67\%4 = 3 \rightarrow \text{miss}$
- $1050/8 = 131$ $131\%4 = 3 \rightarrow \text{miss}$
- $1020/8 = 127$ $127\%4 = 3 \rightarrow \text{miss}$
- $24/8 = 3$ $3\%4 = 3 \rightarrow \text{miss}$
- $538/8 = 67$ $67\%4 = 3 \rightarrow \text{miss}$

Tutti gli indirizzi sono mappati all'indice 3 e non ci sono due accessi consecutivi che richiedono lo stesso indirizzo $\rightarrow$ Si hanno **solo miss**

Esercizio 12 – soluzione (C2 fully-associative)

Essendo i blocchi da 2 word e gli indirizzi al byte, dividiamo tutti gli indirizzi per 8 (e consideriamo la parte intera del risultato), dopodichè verifichiamo se abbiamo miss o hit e nel caso di miss con cache piena, applichiamo la politica LRU

- $508/8 = 63$ miss (63 $\rightarrow$ 0)
- $1016/8 = 127$ miss (127 $\rightarrow$ 1)
- $510/8 = 63$ hit $\rightarrow$ 0
- $24/8 = 3$ miss (3 $\rightarrow$ 2)
- $540/8 = 67$ miss (67 $\rightarrow$ 3)
- $1050/8 = 131$ miss (131 $\rightarrow$ 1) LRU
- $1020/8 = 127$ miss (127 $\rightarrow$ 0) LRU
- $24/8 = 3$ hit $\rightarrow$ 2
- $538/8 = 67$ hit $\rightarrow$ 3